微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 很纠结!Cadence网表名修改后如何动态实时显示在PCB中

很纠结!Cadence网表名修改后如何动态实时显示在PCB中

时间:10-02 整理:3721RD 点击:
       小弟问一下,原理图中的某一个net name 改变之后,如何实时动态的显示在先前的PCB中(在不改变布局布线的情况下),要是重新布局布线的话,工作量太大了。

net in就好啦, 沒必要重新佈線啊

对,重新Net in 就可以了!

回复 zqjryy 的帖子
   请问net in 选项在哪里,找了半天也没找到

File--Import--Logic
不要说你还不会Net in!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top