• · user preferences editor的设置文件记录保存在哪个文件里，谢谢11-06
• · allegor有这样一个功能吗？11-06
• · 焊盘对信号的影响11-06
• · 请各位大姐大哥叔叔阿姨帮忙指点一下这个怎么在allegro里面搞出来的！11-06
• · 分割看电压及图形的意思？11-06
• · part reference 统一命名方法11-06
• · 不知道什么原因导致报错11-06
• · 请教：Allegro 板框倒圆弧11-06
• · 一个PCB导出netlist文件，再导入空的PCB文件，怎么没有元件？11-06
• · drc错误-怎么解决11-06
• · 跪求高手解答16.2 Same net DRC无法显示11-06
• · Allegro 如何更改所有栅格默认值？11-06
• · 关于从别人PCB中想和自己name对应上的尝试11-06
• · 鼠标停在焊盘上后，怎么设置能显示网络标号、焊盘引脚等信息？11-06
• · cadence 开启时设置问题11-06
• · unconnect line 错误，待解决11-06
• · 各位有没有遇到这种情况？11-06
• · 生成材料清单时怎样让其显示封装信息？11-06
• · 小用sub-drawing和问题11-06
• · cadence 16.3 导入网表时出错11-06
• · 我在pcb板上画了Package Keepout区，为什么没有出现DRC？11-06
• · 新手学习APD（Allegro Package Design), 用于IC Package Substrate Design11-06
• · 请问这个红色箭头是什么意思（已解决）11-06
• · 关于正负片 焊盘11-06
• · ALLEGRO 16.X如何给区域分配网络？11-06