微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > drc错误-怎么解决

drc错误-怎么解决

时间:10-02 整理:3721RD 点击:
有错误:shape to thru vias为4mil,实际值为0mil.但我在CM中改为0mil,仍然蝴蝶结。怎么办?另外有事PCB中蝴蝶结太乱,能把他们不显示么?多谢

自己观察

不同属性的,肯定有DRC啊
尽量走线时不要留下太多DRC,最后就不会出现DRC太乱的情况

“不要留下太多DRC”,我一个都想留啊。0mil都不行。shape to thru vias改为0mil都不行

shape 和thru vias   要是相同属性就不会有drc了    或void all下就避开了

"shape 和thru vias   要是相同属性就不会有drc了    或void all下就避开了 ",不懂。可详述缶?

在brdfile中,点击shape/manual void/delete然后点击你要避孔的shape 然后右键 再点void all  就可以了

多谢,问你另一个问题啊。PCB板上很多这个符号,能去掉么?它是什么意思?

这个是voltage 的定义    点击edit/properties   将voltage勾选掉  点ok 就好了 。  一般电源或是gnd 会有这样的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top