微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 一个PCB导出netlist文件,再导入空的PCB文件,怎么没有元件?

一个PCB导出netlist文件,再导入空的PCB文件,怎么没有元件?

时间:10-02 整理:3721RD 点击:
为甚么导入,quick place 也没有?ALLEGRO导入网络表老是用不好,开发者这方面是不是加强一下?

有没有提示导入成功?allegro的网表导入很严谨的。

没有。可是我从PCB好板导出的啊

晕,与开发者没什么关系吧,方法问题。
检查一下你的lib文件

应该是库没有设置好!

你还要导一个TECH FILE才可以

自己水平不够就不要说软件有问题,呵呵

确实水平不够。我自认为protel已经游刃有余,有些东西没法套allegro,想必你水平很高,如果是这样的话,能否写详细点网表导入导出,指导一下。

我不是回复了吗?再导一个TECH FILE就可以了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top