微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > unconnect line 错误,待解决

unconnect line 错误,待解决

时间:10-02 整理:3721RD 点击:
complete.brd中,CSF5后,发现unconnect line 错误,有一条未连接,观察J**,发现没有焊盘?(故意的?)不理解为何?有人解释么?

例程文件中的,complete.brd,感兴趣的可看一下status,能解决么

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top