• · 请教大神们关于cadence的X/D的报错，提示规则在Externally Determined Violation11-06
• · 测量间距显示有一项不见了11-06
• · 如何在板子中间不阻焊？11-06
• · 请问谁有OrCAD Library Builder完整版中文使用教程！11-06
• · 封装做routekeepout作用11-06
• · Allegro排版&尺寸量測問題11-06
• · 请教ALLEGRO16.6的跟随板边布线选项在哪？11-06
• · allegro铜皮换层问题11-06
• · 请问各位大侠，ALLEGRO 16.6 3D图如何实现封装丝印的显示11-06
• · 16.6 怎么出3D文件啊11-06
• · ddr3布线 等长规则设置11-06
• · 分割平面的时候，为啥Active Class为Anti etch，Active subclass 为all11-06
• · allegro画一个4000pin的板，布局移动器件卡半天怎么回事11-06
• · 请问在allegro画PCB封装的时候怎么不能改变画图...11-06
• · candence 16.6打包失败11-06
• · 怎么删除shape keepout区域11-06
• · 快捷键如何设置Package Geometry层下面的Pin_number颜色为红色11-06
• · Allegro Layout 问题 slide 差分 其中一根起效 ；11-06
• · 请教一下，Allegro BGA fanout 后，删除不了打的孔11-06
• · 怎样永久的添加subclass里面的层11-06
• · 敷铜为什么active class选anti-ech,subclass选all？11-06
• · Allegro 导网表问题11-06
• · allegro中，有没有关闭所有图层的命令11-06
• · 差分线走线报错11-06
• · 请问如何从钻孔文件中得到所有过孔的信息11-06