微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Allegro 导网表问题

Allegro 导网表问题

时间:10-02 整理:3721RD 点击:
报错  found an illegal  character  ,line  ignored. 求解决方法

元件引脚与封装不一致

在网表里面找到那一行,看看是什么非法字符,删之

之前一个网表导入成功,后面一个怎么就不行了

你把完整的报错贴出来看看,这种报错一般都是value值中有非法字符。

good

先确保元件封装正确

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top