微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 敷铜为什么active class选anti-ech,subclass选all?

敷铜为什么active class选anti-ech,subclass选all?

时间:10-02 整理:3721RD 点击:
各位大伸,敷铜为什么active class选anti-ech,subclass选all?新手上路,请多指点!

啥意思……敷铜不是根据需求么,又没规定你必须在什么class底下……而且anti-etch底下一般不敷铜的,Cadence的铜皮一般都是正片,直接在etch层做的

我是看周润景那本书上说的,不太明白,所以上来请教各位大神

哦,因为anti-etch的画线的话可以把Etch层的铜皮分割开,所以power信号很多的话,就需要在anti-etch层用线划分好区域,然后etch整层铺铜皮就好

非常感谢!

铺地和电源不一样 电源是要分割的,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top