微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 差分线走线报错

差分线走线报错

时间：10-02 整理：3721RD 点击：

请教大侠们：
我设置的diff走线primary gap5.5mil，neck gap4mil，可是我在走线的时候用neck mode 却报错DS，说间距4mil有错?
是哪里设置不对吗?
别人走出来是这样的，而我拉出来却是另外一个样子，完全走不出来

别人的

上一篇：请问如何从钻孔文件中得到所有过孔的信息
下一篇：allegro中，有没有关闭所有图层的命令

Cadence Allegro PCB设计 Orcad 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top