微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > candence 16.6打包失败

candence 16.6打包失败

时间:10-02 整理:3721RD 点击:
各位大神,帮小弟看一下是什么问题哈,谢谢。
公司以前用16.3,最近升到16.6了,用Allegro design entry HDL打开了一个老的图纸,改了一个电阻,然后重新输出打包出现一下问题。


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top