• · 从Layout文件中导出封装lib的问题求助11-07
• · 问一个关于capture的save as默认路径的问题11-07
• · DDR2 DDR311-07
• · CAPTURE cis DRC检查时出现ERROR(ORCAP-1621): This reference has already been a...11-07
• · orcad原理图中元件属性编辑（跟BOM相关信息）11-07
• · allegro不用原理图 直接画板11-07
• · Allegro 软件在哪看单板的pin数量？11-07
• · Cadence 无法启动11-07
• · 关于封装制作的问题11-07
• · 请教下，一些接口的地为何需要和内部地分开？11-07
• · ALLEGRO背景变为白色了，怎么修改回来11-07
• · 怎么删除design partion 合图后的划分线11-07
• · 如何快速更改PCB封装？11-07
• · S 参数11-07
• · 红色标记11-07
• · EDA有问必答！给新手些指导，高手相互交流！11-07
• · allegro DRC问题。11-07
• · 升级WIN10后allegro 16.6出现异常11-07
• · allegro中如何对outline进行方便的移动与编辑？11-07
• · 献给新手：制作PCB常用规则的距离设置11-07
• · 为什么我在画原理图的时候，cache那里无法进行cleanup，replace等操作11-07
• · 如何将manufacturing层某个层的一个线段变到ETCH层的TOP层？11-07
• · allegro怎么导出镜像的pdf，求解11-07
• · 求助关于双面贴片，类似手机工艺的通孔产品，如何规划走线通道11-07
• · 请教差分对之间的间距设置11-07