• · 为什么不能替换旧走线？11-07
• · 请教spb17.0无法安装原因？11-07
• · BGA扇出参数设置中pin-via space 没有中心这一项可选。11-07
• · allegro 16.6 如何让过孔显示网络名11-07
• · 求教大神：添加net alias后，网络名显示不正常11-07
• · allegro差分对static phase的设置，急求11-07
• · 求教大神：orCAD中不添加offpage 符号能显示关联的页码么11-07
• · 关于USB差分数据线走线分叉的问题11-07
• · Allegro 如何添加铜皮文字11-07
• · 安装16.6问题11-07
• · 原理图网表导入allegro（封装改变）能不能不删原先走线？11-07
• · Allegro文件怎么转成PADS文件11-07
• · 布局的时候使用模块复用这个功能会有一些器件对应不上，有好的解决方法吗？11-07
• · 哪位大师可以提供intel bga1364封装的四层板brd档,11-07
• · cadence PCB软件能将GEBER文件转成可以修改的PCB文件吗？11-07
• · orcad原理图库设计（相同名字非电源类引脚处理）11-07
• · Allegro怎么隐藏一个封装的丝印等信息11-07
• · Allegro 17.0 版本的文件是不是不能降为 16.6 版本的文件？11-07
• · allegro做封装的时候发现做反了，如何水平镜像11-07
• · allegro如何改变出线的方式11-07
• · Allegro如何设置大小格点11-07
• · GND_EARTH单独连接一个电容报错11-07
• · ALLEGRO倒入DXF文件很多不规则弧线消失11-07
• · Allegro如何更改已有网络的线，过孔为新网络11-07
• · 16.6中如何按照网络手动添加via？shape的安全间距修改了为何不能自动更新？11-07