• · 用Allegro布线时遇到的诡异问题，求大神解答11-07
• · 大家有没有type-c的公座母座的封装？11-07
• · 请教，如何移除尺寸标注？11-07
• · 请教高手，allegro中bottom层元件坐标怎么镜像？11-07
• · 关于统一封装或layout风格问题11-07
• · DRC问题，DC是什么类型的DRC？11-07
• · 谁有allegro 16.6 PCB颜色script脚本文件？11-07
• · 如何拷贝（16.6版本）11-07
• · drc问题11-07
• · 导网表，封装未变，是什么原因呢？11-07
• · 差分线 Uncoupled Length 和 Dynamic Phase11-07
• · ALLEGRO为何导出库文件的时候没有导出FLASH Symbol？11-07
• · allegro我现在设置成默认用L打开，怎么切换成默认XL呢？11-07
• · env的快捷设置设置好了以后怎么使用funckey啊11-07
• · allegro16.6的compose shape功能是不是有问题11-07
• · 有关LPDDR2的PCB设计部分问题11-07
• · 做板前各位都是如何计算线宽线距的？11-07
• · allegro运行速度和电脑配置的关系11-07
• · IR drop11-07
• · Allegro 16.5 不能框选问题11-07
• · 哪位大神有edp接口连接器的封装11-07
• · fpga连线的问题11-07
• · FPGA System Planner里面规划的数据组能在allegro里面自动产生bundle吗？11-07
• · 怎么把整块布局布线从BOTTOM层换到TOP层？11-07
• · allegro interfacepath该怎么设置11-07