微波EDA网,见证研发工程师的成长! 2025婵°倗濮烽崕鎴﹀箯閿燂拷03闂備礁鎼悧鐐哄箯閿燂拷30闂備礁鎼崰娑㈠箯閿燂拷 闂備礁鎼€氼噣宕伴幇顒婅€块柨鐕傛嫹闂備礁鎼崰娑㈠箯閿燂拷
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 导网表,封装未变,是什么原因呢?

导网表,封装未变,是什么原因呢?

时间:10-02 整理:3721RD 点击:
16.6版本,板子后期更改了一个封装,我直接在pcb中连上封装库(Padpath和psmpath),然后更新网标:
1.pcb上面这个器件我没有删除,直接更新网标,发现器件封装未变(图1)
2.我将pcb上面这个器件删除,然后更新网标,放置器件,新器件已经更新成功(图2)
3.pcb上面这个器件我没有删除,我在pcb中update symbols(只更新这一个封装),器件封装更新成功(图3)

我想问的是,第1种情况为什么封装没有更新成功呢?这不就是正常操作步骤吗?是我哪个地方弄错了吗?


闂備礁鎲″缁樻叏閹灐褰掑炊閵娧€鏋栭梺璺ㄥ櫐閹凤拷...


闂備礁鎲″缁樻叏閹灐褰掑炊閵娧€鏋栭梺璺ㄥ櫐閹凤拷...


闂備礁鎲″缁樻叏閹灐褰掑炊閵娧€鏋栭梺璺ㄥ櫐閹凤拷...

导网表只看封装名字,你封装图形改了,名字没改,pcb上这个器件还存在的话,他就不变,除非你去手动刷新,但如果你删除了,重新放,那是他重新去库里把器件调出来,那当然是你修改后最新的封装

place--updata symbols

是要Update symbol的,建议出GERBER前,再更新一遍

鐏忓嫰顣舵稉鎾茬瑹閸╃顔勯弫娆戔柤閹恒劏宕�

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top