• · allegro生成drill文件问题11-07
• · Cadence如何生成*.CSV文件11-07
• · 请教，usb2.0差分线布线的问题11-07
• · DXF导入外框线段如何变成shape？11-07
• · 请问 partition 坏掉如何处理？11-07
• · orcad层次图电源符号的问题11-07
• · 电气规则里面设置的等长为何跟pcb里面网络显示值不同？11-07
• · EDA学堂怎么一直进不去？11-07
• · 关于焊盘与覆铜的连接宽度的设置问题11-07
• · 请教orcad capture cis drc更新设置问题11-07
• · 布线完成的网络还是有飞线，怎么解决？11-07
• · 关于多人分区设计之问题11-07
• · allegro覆铜处理问题，高手们快进来帮帮忙哈11-07
• · 怎么设计出焊盘与铜皮十字形连接11-07
• · BGA散出问题11-07
• · 请教平面分割问题11-07
• · 关于叠层设计的问题11-07
• · 求这句话的意思，谢谢11-07
• · CAM350拼板问题11-07
• · 内电层分割问题11-07
• · 16.60 版CIS Explorer不能放置器件，求打算指点啊11-07
• · 请教：元件与走线一起移动方法11-07
• · Allegro用MGRP设置菊花链的地址信号等长,总有几个网络拓扑不一致11-07
• · 将一个brd文件的outline导入到另一个brd文件，为何会被电路给干没？11-07
• · 陶瓷天线是否需要所有层挖空？WIFI天线走在PCB上的需要净空范围？11-07