微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 为什么我在画原理图的时候,cache那里无法进行cleanup,replace等操作

为什么我在画原理图的时候,cache那里无法进行cleanup,replace等操作

时间:10-02 整理:3721RD 点击:
详情如下图


都是灰色的,这是啥情况?

将所在原理图页上对应symbol删掉,然后再去design Cache,放能进行replace

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top