• · 关于ORCAD中磁珠的电路符号11-07
• · 设置约束后出现这种问题怎么解决11-07
• · ALLEGRO封装多余的脚大家怎么处理啊11-07
• · 板框尺寸如何在allegro中标注？11-07
• · allegro和orcad同步的问题11-07
• · 有没有检查缺少 pin 1 标的 skill？11-07
• · Thieving功能是干什么用的？11-07
• · allegro元器件不能选中11-07
• · allegro 与orcad交互布局如何实现一次选中多个元器件11-07
• · allegro 如何实现制作封装时两个引脚直接相连11-07
• · allegro 16.5 走线太智能，如何按照自己的意愿走线？11-07
• · 内电层敷铜问题？11-07
• · DDR3端接电阻有必要放在DDR的高位吗？11-07
• · 进行skill功能后，find下的内容变灰色11-07
• · 同net的via和pin之间为什么要保持一定距离11-07
• · 自动放过孔时，已设置same net spacing中via和SMD pin为5mil，为何还会打在pin上11-07
• · allegro里面如果禁止编辑元件的封装外框？11-07
• · 关于导出完整BOM的问题.11-07
• · 请教,两层板 ,板厚是1.2mm,85欧姆差分线怎么算线宽和线？11-07
• · 蓝牙天线封装问题11-07
• · 关于分裂器件的疑问11-07
• · candence在导gerber中11-07
• · 每次打开capture CIS都要连接数据库，并且过一会儿要重连一遍11-07
• · cadence 最新的补丁疑问11-07
• · 设置差分对与差分对之间的间距问题11-07