微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 设置约束后出现这种问题怎么解决

设置约束后出现这种问题怎么解决

时间:10-02 整理:3721RD 点击:
模块复用后,虽然修改了约束还是有dra,怎么回事


LW是线宽问题,跟什么复用神马的没关系的

可是设置的最小 lw是3mil,还是有drc啊


你用show elements 点drc,看看信息,能不能找到到底是那个设置,
dbcheck update下drc,耐心点,就是这个问题.
drc的问题没有什么别的解释.

谢谢,问题解决了

最小线宽的允许最大长度数值没设或者太小


楼上正解!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top