微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 自动放过孔时,已设置same net spacing中via和SMD pin为5mil,为何还会打在pin上

自动放过孔时,已设置same net spacing中via和SMD pin为5mil,为何还会打在pin上

时间:10-02 整理:3721RD 点击:

请问自动放过孔时,已设置same net spacing中via和SMD pin为5mil,为何还会打在pin上?
如图所示:


设置规则:


物理约束里面有个pad-pad连接方式,修改下,默认是all  allowed ,根据需要改为not allowed什么的  就不能把孔打在引脚上了

你规则下面的那个ALL选项打开,里面的选择true,这样你设置的相同网络间距规则才会报DRC,二楼的回答了你的问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top