微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教差分对之间的间距设置

请教差分对之间的间距设置

时间:10-02 整理:3721RD 点击:
请问大家在设置差分对之间的间距约束是怎样的?
我一般设的间距是3W或4W(3倍或4倍的差分线线宽);另一种是3S(3倍于P/N之间的距离)这种距离往往要比3W和4W还要大。
合理的距离该设多少呢?

根据需要的阻抗值,通过计算得来的,需要的其他参数主要有线宽,到参考的距离,填充层介电常数等.

合理的距离应该按走线层距离参考平面的层厚,一般内层3H,外层5H

2楼说的对!差分间接不是随便乱设的

小编的意思应该是两对差分线之间的间距,不是一对差分线内部。

新手路过学习

一般20mil

我一般千兆及以下的差分对对外间距都是20mil

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top