• · cadence allegro 15.5等的最新视频教程---给份我好吗？11-17
• · 求助，capture 16.2导网表时错误！11-17
• · 为什么我的缩略图只有个边框11-17
• · 改outline问题？11-17
• · dxf文件导入的outline是一段一段了,能连成整体不11-17
• · 动态shape与静态shape11-17
• · 寻spb16.2的hotfix11-17
• · 16.2 CD3下载11-17
• · Allegro Package中金手指的创建11-17
• · 一个原理图sym对应多个封装问题11-17
• · FPM0.08在Cadence16.0中的问题11-17
• · 请教大侠microstrip 和 stripline指是的什么？11-17
• · 新手请教铜到板框的设置11-17
• · 请教元件命名规范和PAD命名规范11-17
• · 关于allegro的铺铜与布线顺序的疑问11-17
• · 请教铺铜时出现的一个问题11-17
• · 请问铺铜的问题11-17
• · 关于敷铜！11-17
• · 15.2 DRC errors Out of Date怎么办？11-17
• · allegro 的库管理问题.11-17
• · 怎样才能把直角倒成圆角11-17
• · PCB转DSN？11-17
• · 有关反标注11-17
• · 如何在rename的时候把部分器件保护起来？！11-17
• · pcb editer 中refdes rename后导入orcad中的方法11-17