微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 有关反标注

有关反标注

时间:10-02 整理:3721RD 点击:
当Allegro 的 PCB 重新排名后如何将这些改变Back Annotate 至线路图,确保线路图与板子的同步?

我用的是15.2。其他版本可能不一样了。

1。在allegro中。Logic->Auto Rename Ref Des->Rename。然后保存。

2。在Capture CIS中,选中×××.dsn,在Tools里点击Back Annotate..

选择Allegro页。

1)Allegro Board File:刚才保存好的Allegro板子的路径;

2)Netlist Directory:原来Capture导入到Allegro的Netlist的路径;

3)Output File:输出Rename文件的路径。

4)back annotation:

Update Schematic:更新到当前电路图

View Output File:查看输出文件

然后就OK了。

楼上的是用新转法生成的PCB就可以这样,如果用旧的方法的话就不行了。

不知小编用的是什么方法,一般重新排名以后会在当前目录下产生一个rename.log文件,这是个文本文件,把除了有OLD字样的行全部删除后,将OLD及New字样全部删除,每行只保留重新排名之前的编号和排名之后的编号,再在Capture CIS中Tools里点击Back Annotate..找到这个文本文件就可以反标注了。

实在不行的话小编可以将rename.log文件发给我,我帮你修改一下就可以了~~~

以下是引用dzkcool在2005-3-24 12:29:39的发言:

楼上的是用新转法生成的PCB就可以这样,如果用旧的方法的话就不行了。

不知小编用的是什么方法,一般重新排名以后会在当前目录下产生一个rename.log文件,这是个文本文件,把除了有OLD字样的行全部删除后,将OLD及New字样全部删除,每行只保留重新排名之前的编号和排名之后的编号,再在Capture CIS中Tools里点击Back Annotate..找到这个文本文件就可以反标注了。

实在不行的话小编可以将rename.log文件发给我,我帮你修改一下就可以了~~~怎么给你呢?

以下是引用lily_7948在2005-3-24 11:44:57的发言:

我用的是15.2。其他版本可能不一样了。

1。在allegro中。Logic->Auto Rename Ref Des->Rename。然后保存。

2。在Capture CIS中,选中×××.dsn,在Tools里点击Back Annotate..

选择Allegro页。

1)Allegro Board File:刚才保存好的Allegro板子的路径;

2)Netlist Directory:原来Capture导入到Allegro的Netlist的路径;

3)Output File:输出Rename文件的路径。

4)back annotation:

Update Schematic:更新到当前电路图

View Output File:查看输出文件

然后就OK了。我用了你说的方法,但是还是不行出现下面的提示:"ERROR [GAT0031] (Line 1) Invalid line in swap file. Possibly a misspelled keyword. "

好象是rename.log文件有 问题,该怎么修改呢?

是呀,我兩種方法都試了都不行,也出現了樓主這樣的錯誤,不知道何解?

我想也是.log文件也有問題

請問有人知道.log文件如何修改呢? 謝謝~~~

rename.swp的格式应该是怎么样呢?可能是格式的问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top