微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教铺铜时出现的一个问题

请教铺铜时出现的一个问题

时间：10-02 整理：3721RD 点击：

　各位大侠，在铺铜时出现了下图所示的情况，请问为什么有些走线没有避开铺铜，

需要在哪里进行设置?谢谢！

update是灰色的

！

上一篇：请问铺铜的问题
下一篇：关于allegro的铺铜与布线顺序的疑问

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top