• · 请教：如何在cadence下编写tcl或者skil脚本？l12-30
• · reg test_mem 能直接综合吗？12-30
• · GDS文件如何得到12-30
• · 讨论这个美资公司机会12-30
• · FPGA工程师面试试题集锦.rar12-30
• · 小弟问个傻瓜问题12-30
• · 询问关于DFT模式下时钟树的问题。12-30
• · soc-encounter12-30
• · 关于88e1111的资料12-30
• · 上海冠捷半导体12-30
• · 新手提问：时钟树的问题！12-30
• · 问个关于synopsys lib格式的问题12-30
• · db建模12-30
• · 想认识几位有关ASIC方面的朋友,这里有一些职位可以聊聊12-30
• · 求candence 最新应用指导12-30
• · 求助关于Verilog代码风格的问题！12-30
• · 在soc里怎样做power 分析？12-30
• · Cadence的网站提供资料非常少12-30
• · Formality中碰到的问题12-30
• · 关于encounter布线问题，求助斑竹和牛Ｂ的人！12-30
• · 请教一个经典问题：timing loop12-30
• · 求助！那位可以帮我个忙，给我发一份IC Compiler的文档12-30
• · 谁能上传一个encounter的错误代码说明12-30
• · 求助：ASTRO中多组电源如何完成PR12-30
• · 什么是数字前端/后端12-30