微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请教一个经典问题:timing loop

请教一个经典问题:timing loop

时间:10-02 整理:3721RD 点击:
在DC综合时,工具读入RTL时报告有timing loop,并且工具报告将loop打断了。综合之后,再report_timing -loop,发现没有了?
我想问的是:不再报告有loop的原因是什么?
到底是因为读入时工具将loop打断,还是由于timing loop因为综合优化掉了。
谢谢◎!

综合工具将loop打断指的是他分析时序的时候不会将loop放进去参与时序的计算....实际的loop仍然存在的.
如果你要用这个话,你自己得先有把握保证时序不会有问题!

thanks!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top