微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 询问关于DFT模式下时钟树的问题。

询问关于DFT模式下时钟树的问题。

时间:10-02 整理:3721RD 点击:
设计中使用了扫描链,因此有一个测试模式情况下的时钟,因此在时钟路径上分布着若干MUX,作为测试模式/正常模式的选择。
前端针对普通模式和测试模式下都作了sdc,后端我在Astro读取SDC时先读了正常模式的SDC,然后作完了布局。
CTS时,我先作正常模式下的CTS,然后将MUX全部开关指向测试模式,再做DFT模式下的时钟,可是这时候后它报告时钟树已经被综合了。
个人理解是原来的MUX全部指向的是正常模式下,DFT的时钟路径应该是没有被插入BUF的,怎么会被综合呢?
希望作过的人能不吝指点下这种有多种模式的CTS的做法。
期待您的帮助。

测试模式下可不做时钟树综合,不过测试模式下时序还是要进行优化直至收敛的。试模式下时钟频率低,时序较容易满足。

在func mode下使用mark clock tree去设置一下,再转到dft mode下面去做tree
记得把func mode下的tree一定要freeze住
dft mode做完tree以后回到func下,再用mark clock tree定义一下tree flag

上一篇:soc-encounter
下一篇:小弟问个傻瓜问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top