微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 数字后端版图LVS验证有问题?

数字后端版图LVS验证有问题?

时间:10-02 整理:3721RD 点击:
各位大神好:我最近在做数字后端的版图,我把生成的gds文件导入cadence,然后调用calibre进行版图的验证。我把ICC得到的verilog网表进行了转换,用v2lvs指令将其转换成cdl格式的网表文件,然后在calibre里进行版图验证的时候报错:


有大神知道这是为什么吗?谢谢了!

缺数字部分的standard cell的网表

我在转换网表的时候添加了标准单元库的网表,之后还要再添加吗?感谢指教

上面的问题解决了,又出现了新的问题,我看有大神说是VDD和VSS出错了,可以设置lvs spice override globalsyes,可是我找了好久,不知道在哪里设置这个,想请问您知道不?谢谢谢谢了!


lvs rule 里面修改

恩恩,好的,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top