请问数字版图和模拟版图应该怎样分开？（已解决）

同一个版图里既有数字模块又有模拟模块，分别有各自的电源和地，直接放在一起无法通过LVS检验，请问应该怎么处理?
以及，怎样画版图才能让数字部分和模拟部分之间的干扰尽可能小呢?
请各位高手不吝赐教啊！多谢！

guard ring + spacing

环加，电源地线分组。

多谢！弱问一下：guard ring是要跟电源或地连起来吗?还是直接加一圈没有连接关系的guard ring?

要连的

嗯，问题解决啦，多谢各位！

多谢！

请问数字版图和模拟版图怎么拼接，数字部分是ICC自动生成的，模拟部分是人工画的，怎么一起放到cadence里面仿真?谢谢

先将ICC生成的数字版图gds文件stream in到cadence里，再手动连接数字版图和模拟版图

受教了

这解消了我的困惑啊

请问你这个模拟数字版图具体怎么处理的啊。数字和模拟的电源和地分开接?那就是一共有两个电源两个地了?

是的

学习了

这个问题我也碰到了，模拟电源和地与数字电源和地分开，用的Assura跑LVS，总是通不过。不知道这样做哪儿出问题了。

你的模拟电源和数字电源一个叫VDD一个叫VDD！是吗?改个名字试试看?
好久不做模拟了，我也记不太清了……

多谢，问题解决了

请问是怎么解决的?学习一下

为了挣信元，我必须的处处留言

学习一下

在global上重新定义VDD VSS

什么是数字版图，模拟版图又是什么

学习了