微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 怎么用verilog文件做lvs?

怎么用verilog文件做lvs?

时间:10-02 整理:3721RD 点击:
我是用SE做的自动布局布线,做出来以后想用相应的verilog文件做lvs,但是就有问题了,verilog 文件中单元的PIN与厂家结的cdl网表的PIN顺序对不上,或者是verilog文件定义中某些单元的PIN是浮空的,这样cdl和verilog文件的PIN就对不上,然后就造成lvs的误报错?是不是我有哪一不没做对啊?应该怎么解决啊?有哪位大虾知道,可否告诉我详细步骤啊?

shengcheng方式错了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top