微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DC综合后的时序问题

DC综合后的时序问题

时间:10-02 整理:3721RD 点击:
setup检查时,在什么情况下capture clock 的有效沿先于launch clock的有效沿啊,如下图

这个path的timing有没有问题啊

这个是去latch的timing,我觉得行吧,  有些timing borrow而已

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top