微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > ICC check_timing中checking no_input_delay出现warning

ICC check_timing中checking no_input_delay出现warning

时间:10-02 整理:3721RD 点击:

在用ICC做后端,check_timing时候出现了如下的warning:
the following input ports have no clock_relative delay specified , a default clock is assumed for these inputs ports。(TIM-208)该pin的名字是pin_rst

首先我查看了TIM-208的内容,如果将该pin的timing_input_port_default_clock 设为true,一个default clock会被指定,如果不指定input delay,check_timing 就不会产生该warning。

接着我在网上查了一下这个warning的信息,都是在DC综合的时候出现的,是不是DC综合的时候没有约束好呢?在ICC里对这个warning怎么处理才可以?谢谢各位!

check_timing-verbose ,
看看那些port 没有被clock input_delay 约束到,加上就好了
最好把 timing_input_port_default_clock 设写false,没必要写true,

这位小编太给力了,我的帖子很多都是你回复的,太感谢了。

那如果是一些状态信号呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top