微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > PT_check-timing出现的问题

PT_check-timing出现的问题

时间:10-02 整理:3721RD 点击:
在pt中,check_timing出现以下几个warning
warning:there are 65 register clock pins with no clock
warning:there is 1 port with parasitics but with no driving cell
warning:there are 96 endpoints which are no constranted for maximun delay
该怎么解决呀?必须要解决吗?

這是大哉問, 是要看design,
就以第一個來說, 如果有flip flop沒有被clock 敲到
那STA就無法檢查, 可能就會有問題..但如果是ripple counter..那就沒關係

要看实际情况,逐个看

要不要解看 design怎麼設計的, 但是一定要review...

请问应该怎么查看这些对象?

trace back

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top