微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > PT中关于 set_disable_timing的疑问

PT中关于 set_disable_timing的疑问

时间:10-02 整理:3721RD 点击:


想问一下,两篇PDF中报告的有点出入,你看下:第一篇中有一段话:
One should use caution when using the set_disable_timing command as it removes all timing paths through the specified pins.
第二篇中:



那按第一篇中所说,是不是所有经过 a和y的路径都不会进行分析,但是第二篇中说 还会对 Ext_Clk到y这条path进行分析,这是不是矛盾了呢

第一篇和第二篇的意思是一样的,都是指命令设置的路径不会分析,没有设置的pin路径是会分析的,如图所示,如果设置了a->y的命令,b->y的路径还是会分析的。

对的 从A到Y不影响从b到Y

是对的,设置u的a到y timing arc不去check,但是b到y的timing arc不受影响

OK 多谢啦

多谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top