tmax 的时候报了rule S1 的drc
时间：10-02
整理：3721RD
点击：
问题1：
我做的design里面有memory，且memory是带SI SO的，在做dft scan chain的时候读了memory的test mode，然后就可以把mem串进去，但是很奇怪的是scan def里面并没有memory，但是看网表确实是把memory 串进去了的。
问题2：
我用串了mem的网表做atpg，在run_drc的时候报TIEX连到了memory，违反了S1的错误，我看了memory的网表，没有哪里是连到TIEX啊，memory的输入也没有悬空啊，这个不懂。
问题3：
我把在做dft前，先把memory bypass，也就不用memory自带的scan的功能，然后再做dft，之后再跑atpg，就没错了，可是问题又来了，我再做仿真的时候，每一个bit都是反的，完全过不了！后来我把这个design的下面的module拆出来，这个module也是带memory的，同样bypass处理，同样的脚步跑atpg，但是仿真过了！
我以前只做pr，第一次做dft，好多地方都不懂，麻烦大神不要讲的太深奥哈，谢谢啦！
我做的design里面有memory，且memory是带SI SO的，在做dft scan chain的时候读了memory的test mode，然后就可以把mem串进去，但是很奇怪的是scan def里面并没有memory，但是看网表确实是把memory 串进去了的。
问题2：
我用串了mem的网表做atpg，在run_drc的时候报TIEX连到了memory，违反了S1的错误，我看了memory的网表，没有哪里是连到TIEX啊，memory的输入也没有悬空啊，这个不懂。
问题3：
我把在做dft前，先把memory bypass，也就不用memory自带的scan的功能，然后再做dft，之后再跑atpg，就没错了，可是问题又来了，我再做仿真的时候，每一个bit都是反的，完全过不了！后来我把这个design的下面的module拆出来，这个module也是带memory的，同样bypass处理，同样的脚步跑atpg，但是仿真过了！
我以前只做pr，第一次做dft，好多地方都不懂，麻烦大神不要讲的太深奥哈，谢谢啦！
自己顶一下