DC综合中set_load和set compile_seqmap_propagate_constants的问题

问连个关于DC 综合的问题第一，set_load 和 set_fanout_load 有什么区别
第二，网上有说：dc工具在默认情况下对电路进行了优化，需要关闭：
set compile_seqmap_propagate_constants false
为什么需要关闭呢，DC过程的三个步骤 translation Mapping optimization，这里面不就包含优化吗，为什么要关掉优化呢 不理解

自己顶一下吧