微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于 set verilogout_show_unconnected_pins 的问题

关于 set verilogout_show_unconnected_pins 的问题

时间:10-02 整理:3721RD 点击:
网上有说:
setverilogout_show_unconnected_pins true意思是将没有连接的端口一样在网表中显示出来
但我试了下,不对啊,代码如下:
module test(clk,din,q,qn,rst_n);
input clk,rst_n,din;
output q,qn;
reg q,qn;
always@(posedge clk)
q<=din;
endmodule
然后再脚本中加入了这句话:



但综合出来的.net文件,如下:
module test ( clk, din, q, qn, rst_n );
input clk, din, rst_n;
output q, qn;
HDR_DQ_1 q_reg ( .D(din), .CK(clk), .Q(q) );
endmodule

并没有将rst_n,qn这些显示出来啊
请大家帮帮忙

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top