微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > PT时序分析时出现了max_capacitance 和max_transition violator,怎么处理呀?

PT时序分析时出现了max_capacitance 和max_transition violator,怎么处理呀?

时间:10-02 整理:3721RD 点击:

PT时序分析时出现了max_capacitance 和max_transition violator,怎么处理呀?

insert buffer, in pr tools,

冲突太多了,手动加buf很麻烦呀!有其他的方法没?

可以根据pt中报出的报告,写个脚本,在有问题的那些pin和它的driver 中间insert buffer ,我尝试过还是有效果的

你说的是个好方法,我在前端DC综合时设计更加严格的max_capacitance,max_transition,这种方法行吗?encounter在布局布线时好像应该也进行DRV的呀!encounter为什么自己不去检查这些冲突呢?怎么到PT分析时才出现。encounter软件应该在满足max_transition,max_capacitance的条件下进行布线!疑惑呀!

我也是新手没用过encounter不好意思帮不了你

出现一些violation是正常现象
max_capacitance这个可以视其具体情况分析,ms有些可以不用修也可以的
不过max_transition的值应该不会相差很大,个人认为是pt和encounter各自计算的方法不同导致的,写个脚本插入buffer就可以解决

谢谢各位的建议,效果不错!我先在DC里设计更加严格的DRV参数,然后版图生成后做PT时果然DRV冲突少了很多。这些冲突我直接到网表里在PIN 和 driver 之间加buf然后再在encounter里做ECO。问题可以解决了。

因为PrimeTime和Encounter的默认项不一致,工具都是有bug的,不要认为工具很完美。

能贴一段吗,怎么个写法

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top