微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 分频时钟需要设置set_false_path吗?

分频时钟需要设置set_false_path吗?

时间:10-02 整理:3721RD 点击:
如题,
求助,是否需要在“分频时钟之间”,“分频时钟与主时钟间”设置set_false_path?

如果不设置,意味着不检查和优化一些跨时钟域信号,是不会会导致一些时序违例不能被检查到?

以前我认为要调,现在我觉得不要调,因为同源时钟属于synchoronize时钟。

以前我认为要设,现在我觉得不要设,因为同源时钟属于synchoronize时钟。

设置了这样的属性,面积会加大。
但是在FAQ中,陈小编说“严格的设计”会设置set_false_path。
我也有这个疑问,我感觉明明是同步时钟为何要设置set_false_path?而且设置不是不能检查跨域信号的时序了?
求助下,你知道设置不设置会影响什么?

我说的“严格设计”不是你理解的那种把应该检查的path 设置成false path
而是要用些特殊的限制,保证跨时钟域之间信号的正确传递
当你以后真正遇到这种设计时,就有体会了

学习了

同源时钟我没有设置false path。

不用设吧,同源clock的一些path是存在的 ,修不调再设,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top