微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求助:DC综合问题

求助:DC综合问题

时间:10-02 整理:3721RD 点击:
求助各位:我在DC综合时,有一个OTP,它的VPP,VDD,VSS端口都是悬空的,但综合后的网表DC都给它们接了1‘b0,这是怎么回事啊?
谢谢各位啦!

电路中输入不允许悬空。所以工具自动把它连到0

那请问DC里有什么选项能控制让未连接的input端口综合出来的也是悬空的吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top