hold time的问题，求帮助，急！

最近在做一个项目，根据要求:在encounter的时候将两个模块分开布局布线，然后再手动将两个模块连起来
现在问题是，两个模块用的是同一个时钟，如何保证module1到module2的hold time满足要求?（时钟比较慢，setup time没问题）
我目前的想法是，在DC的时候对这两个模块的set_clock_letency进行设置的时候，
将module2的latency值设的小一点，不知道是否可行?或者有没有其他方法?
求高人指点啊，感谢！

top上cts把两个模块做平就行了呗

问问lz，encounter做top down的流程是什么样的啊?
求解

然后我想问问，你这2个模块连起来，然后放pt里面做下sta，然后再根据report加点buffer不行吗?

取决于你的两个模块的大小。和你对clock latency长度有没有要求。