微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Encounter版图LVS通不过(已解决)

Encounter版图LVS通不过(已解决)

时间:10-02 整理:3721RD 点击:

Encounter生成的版图,版图中除了smic提供的标准单元还有自己做的加进去的标准单元,在使用Calibre做DRC和LVS。DRC通过了,但在做LVS时,出现错误:1)Ports不匹配,lvs report如下图所示,请坛内的行内坛友给指点一下,拜谢了

哎,不容易啊,一个人逛论坛摸索了两天,总于把这个问题解决了。本人的问题中出现了ports不匹配,lvs report提示layout中的ports多于source中的,在抽取layout时LVS将一部分nets看做ports了,主要是由于在Encounter导出.gds数据是label没有打好,也就是streamOut.map文件没有写好,层的映射不对引起的,只要将streamOut.map文件根据LVS规则文件中对层的定义写好映射关系就能解决这个问题。

layout中的ports在source中找不到

貌似把layout中的net名称认成了port
首先确认port名称是否真的45个 还是有245个;如果netlist的port数据是对的,一般就把layout 重新包一个壳,将接口上的port 重新加在这个壳上。重新run lvs。
port 数据对的差不多,再去debug 其它

谢谢,现在就LVS中的错误就只剩下ports了,source netlist中的ports对的,layout 如何打包加个壳啊,求指点~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top