dc bus_name问题

想把RTL代码中如a[1]在DC综合后的门级网表为a<1>,结果修改Tcl如下：
综合前define_name_rules verilog -allowed "A-Z a-z 0-9 _" -first_restricted "0-9 _ \ []"-target_bus_naming_style {%s<%d>}
综合后change_names -rules verilog -hierarchy
write-format verilog -hier -output $path/XX.v
查看网表，a[1]改成了a<1>，但是出现了如下情况：
module registerInterface ( clk, rst, .addr({\addr<7> , \addr<6> , \addr<5> ,
\addr<4> , \addr<3> , \addr<2> , \addr<1> , \addr<0> }), .dataIn({
\dataIn<7> , \dataIn<6> , \dataIn<5> , \dataIn<4> , \dataIn<3> ,.......)
\addr<5> 多出了\，可是define_name_rules中禁止出现 \ 了，是不是还有约束命令
而且在ICC做floorplan中报
INFO: net in moduleXXX renamed from BYTE4<6> toBYTE4<6>1 because of name conflict
还有会出现大量的pin unconnect，不知道是不是命名的原因?

有一组bus_style的设定可以满足你的要求

谢谢陈老大
我在DC里找到另外一个指令set bus_naming_style {%s<%d>}，不知还有其他指令吗?
DC manu里也没找到，不好意思，只能麻烦老大了

主要就是这个，如果还不满意，去“Variables and Attributes”手册里面找这个设定的解释，同时注意“see also”下面提到的其他相关设定

这个问题我现在也没有完全明白，希望碰到过的人具体回答下吧。
我最后按照开头说的，仍然会有\，不过对P&R没有影响，因为时间关系，现在只能放过去了。

小编的问题是怎样解决的，能否分享一下