微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 版图里出现V:93/40,H:59/36等等之类的

版图里出现V:93/40,H:59/36等等之类的

时间:10-02 整理:3721RD 点击:
我用encounter,CTS后图中出现好多红色的菱形,旁边还有很有像V:93/40,V:50/40,H:59/36,H:88/45等等之类,我查了些资料,比如V:3/1,解释是horizontal overflow is 3/1,在vertical tracks中需要3个tracks,但其中只有一个有效。小弟对以上的解释不甚明了,希望大牛能为我解答这些V:93/40,H:59/36等等是什么意思,非常感谢!

显示的应该是congestion map吧
V:93/40 =〉垂直方向需要93根通道配线,但你现在的空间只有40根通道,所以配线资源不足
H:同理

感谢前辈回复。
出现这些是不是也同时说明时钟有问题?它自动布线,该怎么修改,望指点!

可以参考陈涛小编每日一题中关于congestion的部分

route做的时候把congestion的effort设置成high,一般route后会修正这个
还有好floorplan才是修正问题的根本方法,多试几个fp的方案,比如将布线比较密集的模块与模块,放置在一起,减少相互连线的距离,
我记得placement的mode里面可以将congestion设置成high,默认是medium,设置了之后不知道效果会不会好点。

感谢指点

感谢指点,我试试看

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top