prects的时序问题

想问大师们 一个问题，在prects 阶段我用修改sdc的delay约束的方式，将输入输出端口的所有延时违反都修到 50皮秒一下， 但是这个阶段我做pt分析之后， 发现 setup 的违反最大到了 230皮， 这里可能会有哪些原因呢?

看具体的report吧， IO delay 只要约束的紧就可以了，有负的也不一定有问题