版图问题求解～～～～～～

第一次听说中。

The problem:Via1 can be stacked on CO. However,CO,Via1 and Via2 can't be stacked together.Why? The current limit?

一般先进工艺的确没有这个问题。

我遇到过只能两两重叠case, via1&via2 or via2&via3 ...
应该是可靠性的原因

在比较老的工艺中，有些是不允许叠的，据说是因为这类粗糙的工艺为了省钱，是不做CMP的，这样的话，via在工艺里是没有单独做的。via里填充的金属，就直接是上层金属溅射的时候顺带溅射下来的。如果叠via的话，会在这个地方形成一个洞洞，造成周围金属断路或者孔连接性不好。
而在先进的工艺，貌似.35um以下就会有单独做via的工艺步骤，例如先在孔最下面淀积金属，然后在孔里沉积金属（钨?好久了，记不清了），最后会有CMP的这样一个步骤，把顶层多余的金属去掉。
大概是这么个意思，描述不够准确，通俗易懂....

在比较老的工艺中，有些是不允许叠的，据说是因为这类粗糙的工艺为了省钱，是不做CMP的，这样的话，via在工艺里是没有单独做的。via里填充的金属，就直接是上层金属溅射的时候顺带溅射下来的。如果叠via的话，会在这个地方形成一个洞洞，造成周围金属断路或者孔连接性不好。
而在先进的工艺，貌似.35um以下就会有单独做via的工艺步骤，例如先在孔最下面淀积金属，然后在孔里沉积金属（钨?好久了，记不清了），最后会有CMP的这样一个步骤，把顶层多余的金属去掉。
大概是这么个意思，描述不够准确，通俗易懂，大牛们见笑了....

通俗易懂的描述最好！

说的貌似有道理的
但是没有追究过，还望有工艺经验的同学给点解释

THANKS。以前一直用的BCD和超深亚，最近有项目突然走CSMC老生产线，很多东西不习惯

嘿嘿，乃们数字每天一问整的风风火火，有木兴趣也搞个模拟的每天问答啊。

不懂啊！

老工艺叠在一起不平，会有大洞，金属会断

谢谢，明白了。

首先鄙视11楼的歪楼行为。
嗯，不过我继续歪一下，的确挺希望看到有模拟话题的。

CMP是有专利的，如果不做，层表面不是很平整，叠的太多了就会有问题。