微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > dc综合后nc仿真,怎么看.sdf起作用了没有

dc综合后nc仿真,怎么看.sdf起作用了没有

时间:10-02 整理:3721RD 点击:
dc综合后nc仿真,反标.sdf文件。整个过程都没有问题,但怎么才能知道.sdf文件起作用了没有。

可以通过观察信号波形,与没有反标的对比一下。

就是说波形怎么看不同,主要是看哪? 2# ecijun

信号变化时刻啊

顶起顶起

NC或vcs仿真的时候sdf文件需不需要做什么修改编辑类的

比如看一个buf的输入到输出的delay值,是不是sdf中的值,如果是那表示加载成功,如果还与standcell仿真模型中的原始值是一样的那么sdf load不成功.

可以看log文件,读取sdf后,nc会给出它做完sdf分析的反标结果。同时,对于某些负delay,也会给出warning

学习学习!

学习中啊

学习中

波形中信号和时钟不对齐就知道是了

对的,上面的说法我赞同

只看信号变化和时钟边沿是否对其不太可靠。
如果用.v的库仿真模型,也是有延时的,但是SDF文件反标之后,软件会用SDF中的延时值来替代.v的库仿真模型中的延时值。
书上是这么说的,可是怎么反标?我用DC综合之后,用verilog-xl仿真。综合后生成的是.sv文件,SDF文件。

在SDF文件中,找一个延迟参数的路径,然后看波形查此路径到底有没有延迟~

一般看仿真的log文件吧,波形也要看

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top