DC综合问题（test_mode）

在DC中综合一段代码：

UD_CLKMUX2 uCLK_SYS_PRE(.Y(clk_sys_pre), .A(ck_sys_i), .B(clk_rtc32k), .S(test_mode))

问题：这段代码中的test_mode被DC综合成一个单独的test_modea，与其他部分独立开来。如何解决?

DC constraint如下：

crteate_generated_clock –name clk_sys_pre –source [get_attribute [get_clocks clk_sys_i] sources] –comb –master_clock clk_sys_i [get_pins uCLKGEN/uCLK_SYS_PRE/uCELL/Z]

crteate_generated_clock –name clk_sys_pre_32k –source [get_attribute [get_clocks clk_rtc32k] sources] –comb –master_clock clk_rtc32k -add[get_pins uCLKGEN/uCLK_SYS_PRE/uCELL/Z]

说实话没看懂你在说什么。

是不是set_dft_signal没有设置完全或者设置正确?

thank2you verymuch

agehhhhh