微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 在版图中如何check floating metal 呢?

在版图中如何check floating metal 呢?

时间:10-02 整理:3721RD 点击:
RT!在版图中如何check floating metal 呢?

失败!

用版图验证工具应该都可以办到的,以前尝试用dracula和hercules写过,主要用来检查sheilding 线的。
Hercules用net_path_check好像就可以的。

呃!这两个工具都不会用,只会用calibre,我也是想用来检查sheilding线的!

可以用calibre的,drc不行,lvs最后有提示 Isolated Layout Nets, 要逐个检查,这个也不要求你一定要有cdl, 自己随便写个都可以的

好像ERC Pathchk就可以查,还没搞明白!

5楼正确,lvs flatten下可以报的

LVS工具即可

这个选项在哪里啊?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top