静态时序分析（STA）问题
时间：10-02
整理：3721RD
点击：
请问如何在STA中对RAM及相应的BUS和三态门进行建模?现在有RAM和三态门的时延表（liberty）文件，不过不清楚在实际模拟过程中，如何查这个表格，得到所需数据，请问有推荐的参考资料吗?谢谢！
路过 1# hailongyao
不明白你的意思
okkkkkkkkkkkkkkkkkkkkkkkkkkkkkk