微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 一个reset的时序分析

一个reset的时序分析

时间:10-02 整理:3721RD 点击:


大家看看啊

这是什么cell啊这么大的tran。 1# ckzuan

是的啊 我个人觉得是异步复位 是不是应该设置为false_path啊 还有面有个library recovery time 一般报告里也没有的

对reset这种同步逻辑中的异步信号,STA也是可以进行时序分析的,分析的方式和同步逻辑setup与hold相类似,但是叫recovery time和removal time,具体的概念可以查看PT fundmental user guide。

4# haier-ic
谢谢大侠! 那一般这种violation是不是在综合时就不管了啊?

set_dont_touch一下!

Please check if you have set correct max_fanout ,max_transition during synthesis step. here you could you you have a huge load

狂顶,只能先学习了

7# lemonwait 您说的DRC一些合适的值是不是来自单元库啊 需要get_attribute一下 然后再根据这个标准来设置一些合适的值 即不能太紧也不能太松啊?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top